:::這裡是中間主要內容區

Course A

數位 IC 設計與合成

Digital IC Design and Synthesis

開課單位:積體電路設計學位學程(Program on Integrated Circuit Design)

本頁重點(簡易說明)

這門課教你怎麼設計數位晶片,會用到寫程式的方式描述電路。適合大學高年級或剛讀碩士的學生,要先學過電子學、數位邏輯,而且寫過至少 100 行的 Verilog 程式。第一週以上課為主,第二週幾乎都在實驗室做設計。

快速跳到: 課程介紹、 授課講師、 逐日課表、 名詞解釋。

課程介紹

新一代電子系統將在單一晶片上容納數十億個電晶體。要設計如此複雜的系統,設計者必須了解模組設計的原理,並熟悉主要的 EDA 工具。

本課程的對象為大學高年級或碩士新生,提供設計中等規模系統所需的基礎,並強調理論與實作並重。課程將教你:

  1. 數位 VLSI 系統設計流程
  2. 主要的 EDA 工具
  3. 中等規模的 HDL 程式撰寫

主題與實驗內容

  1. 中階 Verilog

    Medium-level Verilog

  2. 結構化建模與行為建模

    Structure Modeling & Behavioral Modeling

  3. 組合與循序模組

    Combinational and Sequential Modules

  4. 合成概念與工具

    Synthesis Concepts and Tools

  5. 可合成的電路設計

    Design for Synthesis

  6. 設計挑戰

    Design Challenges

先修條件與適合對象

先修:與 MOSFET 及基本電路相關的電子學、數位邏輯系統、計算機組織、Verilog 基礎能力(至少 100 行的程式撰寫經驗)。

對象:大學高年級與碩士新生。報名時須提供正式成績單,證明已修畢微電子相關課程。

授課講師

  • 授課講師・積體電路設計學位學程主任

    Prof. Lih-Yih Chiou

    學歷
    美國普渡大學(Purdue University)博士,VLSI 與電路設計
    服務單位
    成大電機工程學系暨積體電路設計學位學程
    專長
    IC 設計、電機工程
  • 授課講師

    Prof. Chuen-Yau Chen

    學歷
    國立成功大學電機工程博士
    服務單位
    國立高雄大學電機工程學系
    專長
    IC 設計、盲訊號處理

逐日課表

時間皆為臺灣時間(GMT+8)。

第一週:7 月 28 日至 8 月 2 日

  • 週二

    09:30
    開幕典禮
    10:30
    校園導覽
    12:00至14:00
    午餐時間
    14:10至16:00
    課堂講授
    16:10至17:00
    實驗實作
  • 週三

    09:10至12:00
    課堂講授
    12:00至14:00
    聯合午餐座談
    14:10至16:00
    課堂講授
    16:10至17:00
    實驗實作
  • 週四

    09:10至12:00
    課堂講授
    12:00至14:00
    午餐時間
    14:10至16:00
    課堂講授
    16:10至17:00
    實驗實作
  • 週五

    09:10至12:00
    課堂講授
    12:00至14:00
    聯合午餐座談(聯電 UMC)
    14:10至17:00
    實驗實作
  • 週六

    全日
    文化之旅:安平文化與海岸自由參加
  • 週日

    全日
    文化之旅:四草與媽祖自由參加

第二週:8 月 3 日至 8 月 7 日

  • 週一

    09:10至12:00
    實驗實作
    12:00至14:00
    午餐時間
    14:10至17:00
    實驗實作
  • 週二

    09:10至12:00
    實驗實作
    12:00至14:00
    午餐時間
    14:10至17:00
    VLSI 設計/CAD 成果展示特別活動VLSI Design / CAD Showcases
  • 週三

    09:10至12:00
    實驗實作
    12:00至14:00
    聯合午餐座談
    14:10至17:00
    實驗實作
  • 週四

    09:10至12:00
    實驗實作
    12:00至14:00
    午餐時間
    14:10至17:00
    實驗實作
  • 週五

    09:10至12:00
    實驗實作/成果展示/錄影發表
    12:00至14:00
    午餐時間
    14:10至16:00
    期末發表
    16:10至17:00
    閉幕典禮暨餐會

名詞解釋

EDA
Electronic Design Automation,電子設計自動化。協助工程師設計、模擬與驗證晶片的軟體工具。
HDL
Hardware Description Language,硬體描述語言。用寫程式的方式描述電路的語言。
Verilog
最常用的硬體描述語言之一,用來描述與模擬數位電路。
合成
把 HDL 程式自動轉換成實際邏輯閘電路的過程,英文為 Synthesis。
MOSFET
Metal-Oxide-Semiconductor Field-Effect Transistor,金屬氧化物半導體場效電晶體,是晶片中最基本的元件。
VLSI
Very Large Scale Integration,超大型積體電路。

※ 以上資訊如有異動,以主辦單位公告為準。